A 6.2mW 7b 3.5GS/s time interleaved 2-stage pipelined ADC in 40nm CMOSESSCIRC 2014 - 40th European Solid State Circuits Conference (ESSCIRC)

Torna indietro

Abstract

Non Disponibile

Autore Pugliese

Tutti gli autori

  • A. Spagnolo , B. Verbruggen , S. D'Amico , P. Wambacq

Titolo volume/Rivista

Non Disponibile

Anno di pubblicazione

2014

ISSN

Non Disponibile

ISBN

Non Disponibile

Numero di citazioni Wos

Nessuna citazione

Ultimo Aggiornamento Citazioni

Non Disponibile

Numero di citazioni Scopus

Non Disponibile

Ultimo Aggiornamento Citazioni

Non Disponibile

Settori ERC

Non Disponibile

Codici ASJC

Non Disponibile